(19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2003年3月20日(20.03.2003)

PCT

(10) 国際公開番号 WO 03/023858 A1

目3番5号セイコーエプソン株式会社内 Nagano (JP).

木島健(KIJIMA,Takeshi)[JP/JP]; 〒392-8502 長野県 諏訪市 大和3丁目3番5号 セイコーエプソン株式

(74) 代理人: 井上一, 外(INOUE, Hajime et al.); 〒167-0051 東京都 杉並区 荻窪 5 丁目 2 6 番 1 3 号 荻窪

H01L 27/105 (51) 国際特許分類7:

(21) 国際出願番号: PCT/JP02/09032

(22) 国際出願日: 2002 年9 月5 日 (05.09.2002)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願2001-269542 2001年9月5日(05.09.2001) JP (81) 指定国 (国内): CN, JP, US.

TMビル2階 Tokyo (JP).

会社内 Nagano (JP).

添付公開書類: 国際調査報告書

(71) 出願人 (米国を除く全ての指定国について): セイコー エプソン株式会社 (SEIKO EPSON CORPORATION)

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 [JP/JP]; 〒163-0811 東京都 新宿区 西新宿 2 丁目 4 番 のガイダンスノート」を参照。


(72) 発明者; および

1号 Tokyo (JP).

(75) 発明者/出願人 (米国についてのみ): 名取 栄治 (NA-TORI,Eiji) [JP/JP]; 〒392-8502 長野県 諏訪市 大和 3 丁

(54) Title: FERROELECTRIC MEMORY DEVICE AND ITS MANUFACTURING METHOD

(54) 発明の名称: 強誘電体メモリ装置及びその製造方法



(57) Abstract: A ferroelectric memory device comprises a first electrode (102), second electrodes (103) arrayed in a direction perpendicular to the first electrode (102), and a ferroelectric film (101) disposed at least in an intersection area of the first electrode (102) and the second electrodes (103). Capacitors constituted of the first electrode (102), the ferroelectric film (101), and the second electrodes (103) are arranged in a matrix. In the ferroelectric film (101), a ferroelectric phase and a paraelectric phase are mixedly present.

(57) 要約:

強誘電体メモリ装置は、第1電極(102)と、第1電極(102)と交差す る方向に配列された第2電極(103)と、少なくとも第1電極(102)と第 2 電極 (103) との交差領域に配置された強誘電体膜 (101) と、を含む。 第1電極(102)、強誘電体膜(101)及び第2電極(103)によって構 成されるキャパシタがマトリクス状に配置される。強誘電体膜(101)は、強 誘電体相と常誘電体相とが混在している。

WO 03/023858 A1

明 細 書

強誘電体メモリ装置及びその製造方法

[技術分野]

本発明は、強誘電体キャパシタを用いて構成される強誘電体メモリ装置に関するものであり、特に、セルトランジスタを有さず、強誘電体キャパシタのみでメモリセルが構成される単純マトリクス型の強誘電体メモリ装置及びその製造方法に関する。

[背景技術]

近年、PZT、SBT等の薄膜や、これを用いた強誘電体キャパシタ、強誘電体メモリ装置等の研究開発が盛んに行われている。強誘電体メモリ装置の構造は1T、1T1C、2T2C、単純マトリクス型に大別できる。この中で、1T型は構造上キャパシタに内部電界が発生するためリテンション(データ保持)が1ヶ月と短く、半導体一般で要求される10年保証は不可能と言われている。単純マトリクス型は、1T1C型、2T2C型に比べセルサイズが小さく、またキャパシタの多層化が可能であるため、高集積化、低コスト化が期待されている。

従来の単純マトリクス型強誘電体メモリ装置に関しては、日本国特開平9-1 16107号公報等に開示されている。同公開公報においては、メモリセルへの データ書き込み時に、非選択メモリセルへ書き込み電圧の1/3の電圧を印加す る駆動方法が開示されている。しかしながら、この技術においては、動作に必要 とされる強誘電体キャパシタのヒステリシスループ特性に関しては、具体的に記 載されていない。本願発明者らが開発を進める中で、実際に動作が可能な単純マ トリクス型強誘電体メモリ装置を得るには角型性の良いヒステリシスループが必 要不可欠であることが判った。

「発明の開示]

本発明の目的は、単純マトリクス型強誘電体メモリ装置を実際に動作させるこ

とのできるヒステリシスループ特性を持つ強誘電体キャパシタを含む、単純マト リクス型強誘電体メモリ装置及びその製造方法を提供することにある。

本発明にかかる強誘電体メモリ装置は、第1電極と、前記第1電極と交差する 方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差 領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前 記第2電極によって構成されるキャパシタがマトリクス状に配置された強誘電体 メモリ装置であって、前記強誘電体膜は、強誘電体相と常誘電体相とが混在して なる。

本発明にかかる強誘電体メモリ装置の製造方法は、第1の原料液と第2の原料液とを含むセラミックス原料液を結晶化する工程を含み、前記第1の原料液は、強誘電体相を生成するための原料液であり、前記第2の原料液は、常誘電体相を生成するための原料液である。

本発明にかかる強誘電体メモリ装置は、第1電極と、前記第1電極と交差する方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、前記強誘電体膜は、Si 及び Ge の少なくとも一方を含む。

「図面の簡単な説明]

図1は、本発明の実施の形態における、強誘電体キャパシタの構成を示した図。

図2は、本発明の実施の形態における、強誘電体キャパシタのP(分極)-V(電圧)ヒステリシス曲線を示した図。

図3は、本発明の実施の形態における、単純マトリクスにより構成されるメモリセルを配列した強誘電体メモリ装置の構成を示した図であり、同図Aはその平面図、同図Bはその断面図。

図4は、本発明の実施の形態における、メモリセルアレイが周辺回路と共に同一基板上に集積化されている強誘電体メモリ装置の一例を示す断面図。

図5は、本発明の実施の形態における、成膜プロセスのフローチャート。

図6は、本発明の実施の形態における、ミストによる原料を基体の上に形成 するための装置を模式的に示した図。

- 図7は、本発明の実施の形態における、強誘電体膜を示す平面図。
- 図8は、本発明の実施の形態における、強誘電体膜を示す断面図。
- 図9は、本発明の実施例における強誘電体膜のXRDパターンを示す図。
- 図10は、本発明の実施例におけるキャパシタのヒステリシスを示す図。
- 図11は、本発明の実施例における強誘電体膜のXRDパターンを示す図。
- 図12は、本発明の実施例における強誘電体膜のXRDパターンを示す図。
- 図13は、本発明の実施例におけるキャパシタのヒステリシスを示す図。
- 図14は、本発明の実施例におけるキャパシタの疲労特性を示す図。
- 図15は、本発明の実施例におけるキャパシタのヒステリシスを示す図。
- 図16は、本発明の実施例におけるキャパシタのインプリント及びリテンション特性を求めるための条件を示す図。
- 図17は、本発明の実施例におけるキャパシタのインプリント及びリテンション特性を示すヒステリシス図。
 - 図18は、本発明の実施例におけるキャパシタのリーク電流特性を示す図。
 - 図19は、本発明の実施例におけるキャパシタのヒステリシスを示す図。
 - 図20は、本発明の実施例における強誘電体膜の表面写真。
 - 図21は、本発明の実施例におけるキャパシタのヒステリシスを示す図。
 - 図22は、キャパシタのヒステリシスを示す図。
 - 図23は、本発明の実施例における強誘電体膜の断面TEM写真。
 - 図24は、本発明の実施例におけるキャパシタのヒステリシスを示す図。

[発明を実施するための最良の形態]

本発明の実施の形態にかかる強誘電体メモリ装置は、第1電極と、前記第1電極と交差する方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタがマトリクス状に配置さ

れ、前記強誘電体膜は、強誘電体相と常誘電体相とが混在してなる。

角型性の良いヒステリシスを得るには、 90° ドメインの発生を抑えることが重要である。本実施の形態によれば、強誘電体膜に結晶成長メカニズムの違う強誘電体相と常誘電体相とを混在させることにより、強誘電体相において膜の面方向に圧力を加えることができ、これにより 90° ドメインの発生を抑制することができる。特にPZT系(PbZrTiO系)のブラベ格子は、結晶化温度においては体心立方であって、冷却過程において正方に転移する。そのため、冷却過程に膜の面方向に圧力を加えると 180° ドメインを形成し易くなり、ヒステリシスの角型性が向上する。また、本実施の形態によれば、強誘電体膜が緻密になり表面モフォロジーが良く成るため、ヒステリシス特性を劣化させるプロセスダメージ(例えばSiO2からなる層間絶縁膜の形成、あるいはパッシベーション膜の形成における水素ダメージ)を抑えることが可能である。更に本実施の形態では、膜の厚さ方向には強誘電体相を連続的に形成し、膜の面方向には強誘電体相と常誘電体相とを分散させることにより、 90° ドメインの発生をより抑制できる。

本発明の実施の形態は、さらに以下の態様のいずれかを有することができる。

(A) 前記強誘電体相は、PZT系強誘電体からなり、前記常誘電体相は、ABO $_{\rm x}$ またはBO $_{\rm x}$ で表される常誘電体からなり、かつ、BサイトがGe及びSiの少なくとも1種からなることができる。

 ABO_x で示される常誘電体のBサイトがGe及び/またはSiである酸化物は、融点が710℃前後と低い。そのため、かかる酸化物を含むと、強誘電体単体よりも低い温度で結晶核を生成できるため、熱処理条件を調整すると強誘電体の結晶成長の制御が可能になる。そのため、この態様によれば角型性の良いヒステリシスを有し、結晶配向度の高い強誘電体膜を得ることが可能になる。また、この態様によれば強誘電体膜全体の結晶化温度を下げることができる。プロセス温度の低下は、強誘電体の構成元素であるPb、Bi等の蒸発し易い元素の変動を抑制し、格子欠陥の発生を抑える。このようにドメインをピンニングする欠陥の発生を抑えることにより、ヒステリシスの角型性が向上する。

さらに、前記ABO $_x$ で表される常誘電体は、AサイトがPb、Hf、Zr、

V及びWから選択される少なくとも1種からなることができる。

常誘電体 ABO_x のAサイトは、強誘電体のサイトを置換しても影響が少ないように、強誘電体の構成元素と同じ元素が好ましい。Aサイト元素としてはPb、Hf、Zr、V、Wを例示できる。これらの元素を有する常誘電体は、強誘電体の一部の元素を置換しても酸素欠損の抑制効果が有るため、材料のプロセスマージンを上げることができ、再現性が良く、安定した良いヒステリシスが得られる。

PZT系の強誘電体としては、PbZrTiO系の強誘電体(たとえばPbZr_yTi_{1-y}O₃)、PbLaZrTiO系の強誘電体(たとえばPb_{1-x}La_xZr_yTi_{1-y}O₃)を挙げることができる。

また、 BO_x で表され、BサイトがGe及びSiの少なくとも1種からなる常誘電体としては、GeOx、SiOx、GeSiOx 等を挙げられる。この常誘電体は、後述する(B)の場合も同様に用いることができる。

(B) 前記強誘電体相は、層状ペロブスカイト系強誘電体からなり、前記常誘電体相は、 ABO_x または BO_x で表される常誘電体からなり、かつ、BサイトがGe及びSiから選択される少なくとも1種からなることができる。

前記 ABO_x で表される常誘電体は、AサイトがBi、Hf、Zr、V及びWから選択される少なくとも1種からなることができる。これらの元素は、上記(A)の場合と同様に、強誘電体のサイトを置換しても影響が少ないように、強誘電体の構成元素と同じ元素が好ましい。特にBi 層状ペロブスカイトは、化学量論組成に対して僅かに過剰Bi が存在した方が特性が良いため、AサイトはBi であることが好ましい。

また、前記ABO $_x$ で表される常誘電体は、AサイトがCa、Sr、Ln (Ln) に n は ランタノイドの略称であり、Ln: La、Ce、Pr、Nd、Sm、Eu、

Gd、Tb、Dy、Ho、Er、Yb、Lu)、Nb、Mn及びPbから選択される少なくとも1種からなることができる。

層状ペロブスカイト系強誘電体としては、SrBiTaO系の強誘電体(たとえば $SrBi_2Ta_2O_9$)、BiLaTiO系の強誘電体(たとえば $Bi_{3.25}La_{0.75}Ti_3O_{12}$)、BiTiO系の強誘電体(たとえば $Bi_4Ti_3O_{12}$)、BiWO系の強誘電体(たとえば Bi_2WO_6)、BiMoO系の強誘電体(たとえば Bi_2MoO_6)などを挙げることができる。

 ABO_x で表され、BサイトがGe 及びSi の少なくとも 1 種からなり、かつ、AサイトがHf、Zr、V及びWの少なくとも 1 種からなる常誘電体としては、前述したものを用いることができる。 ABO_x で表され、BサイトがGe 及びSi の少なくとも 1 種からなり、かつ、AサイトがBi である常誘電体としては、Bi Ge O系(Bi $_4$ Ge $_3$ O_x 、Bi $_2$ Ge $_1$ Ox)、Bi Si O系(Bi $_4$ Si $_3$ O_x)を挙げることができる。

さらに、 ABO_x で表され、BサイトがGe及びSiの少なくとも1種からなり、かつ、AサイトがCa、Sr、Ln(Lnの中でも、特にLa、Nd、Sm が結晶の単一配向性向上の効果が顕著である。)、Nb、Mn及びPbから選択される少なくとも1種からなる常誘電体としては、CaSi O_3 、SrSi O_3 、Nb Si O_4 、MnSi O_4 、Pb Si O_4 等を挙げることができる。この常誘電体は、前述した(A)のPZ T系強誘電体と組み合わせて用いられる場合にも適用できる。

- (C) 前記強誘電体相は、タングステンブロンズ系強誘電体からなり、前記常誘電体相は、ABO $_x$ またはBO $_x$ で表される常誘電体からなり、かつ、BサイトがGe及びSiから選択される少なくとも1種からなることができる。
- (D) 強誘電体は、角形性のよいヒステリシスを得るために、以下の結晶構造をとることが望ましい。

前記PZT系強誘電体は、(111)優先配向の正方晶構造をとることができる。前記PZT系強誘電体は、(100)優先配向の稜面体晶構造をとることができる。

また、前記層状ペロブスカイト系強誘電体は、(115)優先配向のSBTで

あることができる。前記層状ペロブスカイト系強誘電体は、(117)優先配向のBITであることができる。

- (E) 前記強誘電体膜は、強誘電体材料と、該強誘電体よりも比誘電率の小さな、シリケート及びゲルマネートの少なくとも一方からなる常誘電体材料と、を含む混合材料を用いることができる。このように強誘電体材料にこれより比誘電率の小さい常誘電体材料を混合することにより、強誘電体膜の比誘電率を小さくできしステリシスの角型性をさらによくできる。
- (F)前記強誘電体の材料Aに対する前記常誘電体の材料Bの割合は、モル比で $0.1 \le f$ 材料A $\le f$ とすることができる。さらに、前記割合は、モル比で $0.1 \le f$ 材料A $\le f$ 人材料A $\le f$ 人材料A $\le f$ 人材料A $\le f$ とすることで、強誘電体膜の固溶状態を制御できる。

本実施の形態にかかる強誘電体メモリ装置の製造方法は、第1の原料液と第2の原料液とを含むセラミックス原料液を結晶化する工程を含み、前記第1の原料液は、強誘電体相を生成するための原料液であり、前記第2の原料液は、常誘電体相を生成するための原料液である。

キャパシタを構成する強誘電体膜の形成は、スパッタ、MOCVD (Metalorganic Chemical vapor Deposition)でもよいが、これらの方法では結晶化前の成膜において膜に内部応力が発生するので結晶の成長制御を阻害する。また、これらの方法では結晶化のためのアニール前に緻密な膜と成るために結晶成長における元素のマイグレーションが悪く、そのため結晶化温度が高く且つ酸素が入りにくくなって酸素欠損を生じ易い。これらの理由から、本実施の形態の製造方法では、ゾルゲルやMOD (Metal Organic Decomposition)の様に液状の原料を用いることが好ましい。

本発明の実施の形態の製造方法は、さらに以下の態様のいずれかを有することができる。

(a) 前記セラミックス原料液は、前記第1の原料液と前記第2の原料液とを、液状態で、100:400ないし100:900の比率(体積比)で混合して形成できる。この比率は、例えば、層状ペロブスカイト系強誘電体の場合に好ましい。

このように第1の原料液と第2の原料液とを混合することにより、ミクロ的に 強誘電体材料と常誘電体材料とが分散されたセラミックス原料を得ることができ る。第1の原料液(強誘電体材料)と第2の原料液(常誘電体材料)との比率を 上記範囲とし、強誘電体材料に対して常誘電体材料を相対的に多くすることによ り、膜の厚さ方向には強誘電体を連続的に形成し、膜の面方向には強誘電体相と 常誘電体相を分散させることができる。常誘電体材料が強誘電体材料に比べてこ の範囲より多いと分極値の低下を招く。

- (b) 前記第1の原料液と前記第2の原料液とは、LSMCD (Liquid Source Misted Chemical Deposition) などを用いて、ミスト状態で塗布できる。この手法は、液状セラミックス原料をスプンコートやディッピングを用いた塗布法に比較して、強誘電体相と常誘電体相の分散を顕在化させ易い。
- (c) 第1電極上に前記セラミックス原料液を塗布した後、ラピットサーマルアニールによって該セラミックス原料液を結晶化して強誘電体膜を形成し、前記強誘電体膜上に第2電極を形成し、酸素を含む加圧雰囲気下でアニールを行うことができる。

強誘電体膜に強誘電体相と常誘電体相とを混在化させるには、ラピッドサーマルアニール(以下、「RTA」という)による結晶化を行うことが望ましい。強誘電体材料と常誘電体材料とが混在した材料を用いるキャパシタの形成においては、常誘電体材料を加えることにより強誘電体の結晶成長を促進させる効果が見られる。しかし、この方法では、強誘電体結晶の生成温度より低い温度で生成する異相(パイロクロア、フローライト)の成長も促進させるため、強誘電体結晶の生成温度まで急激に温度を上げることが好ましい。FA(ファーネス)を用いた場合には、強誘電体組成のみでは異相が存在しても必ず強誘電体が生成されるが、常誘電体を加えると殆ど強誘電体は生成しない。またRTAを用いることにより結晶の配向度向上も見られる。これは、結晶化初期過程において膜の厚さ方向に急激な温度勾配ができるためと推定される。

また、第2電極形成後に大気圧より高い圧力雰囲気下で結晶化後のアニールを 行うと、強誘電体膜と電極との界面にできる酸素ベイカンシーによる欠陥部の厚 さ、いわゆるスクリーニング長を少なくできるため膜厚を薄くすることができる。

このように強誘電体膜を薄くすることにより、膜の剥離の防止が図れる。

本実施の形態によれば、周辺回路を同一基板上に集積化した単純マトリクス型 強誘電体メモリ装置を高い再現性及び安定性を持って実現することが可能となる。

本実施の形態の強誘電体メモリ装置は、第1電極と、前記第1電極と交差する方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、前記強誘電体膜は、Si及びGeの少なくとも一方を含むことができる。

前記強誘電体膜は、代表的には、酸素八面体構造を有する複合酸化物であって、 該酸素八面体構造中に Si 及び Ge の少なくとも一方、好ましくは両方を含むも のがある。あるいは、本実施の形態のセラミックスは、酸素八面体構造を有する 複合酸化物に、Si 及び Ge の少なくとも一方、好ましくは両方を含む常誘電体が 固溶されたものともいえる。このような酸素八面体構造に含まれる Si 及び Ge は、それぞれ 6 配位となる。本実施の形態の強誘電体膜は、極めてすぐれたヒ ステリシス特性、例えば良好な角型性を有し、また、強誘電体膜の結晶化温度を 通常よりかなり低くすることができる。

本実施の形態のセラミックスは、前記複合酸化物の酸素八面体構造中に位置する金属陽イオン(B サイトイオン)を Si イオン及び Ge イオンの少なくとも一方で置換したものである。例えば、本発明による(Bi, La) $_4$ (Ti, Si, Ge) $_3$ O $_{12}$ 強誘電体は、B サイトイオンを Si $_4$ +及び Ge $_4$ +で、それぞれ置換したものである。このような(Bi, La) $_4$ (Ti,Si,Ge) $_3$ O $_{12}$ は、Bi $_4$ Ti $_3$ O $_{12}$ から容易に類推できる類のものではない。なぜならば Si $_4$ +及び Ge $_4$ +は共有結合性が強く、金属元素ではないこと、ペロブスカイトを構成する元素の置換には通常イオン半径の非常に近いものを用いるが、Ti $_4$ +の 0.6Åに対し Si $_4$ +は 0.26Åと非常に小さいことから、Si $_4$ +及び Ge $_4$ +を B サイトイオンの置換候補とは、本来考え難いからである。したがって、本実施の形態の強誘電体は、これまで強誘電体材料とは全く異なるものである。

また、Si と Ge の両者が含まれる強誘電体は、以下のような利点がある。すな

わち、Si と Ge によってそれぞれ酸素八面体の B サイトの一部を置き換えることで、本発明のセラミックスは格段に作り易さが向上する。すなわち、イオン半径が Si に比べて大きく、かつBサイトの格子間隔に近いイオン半径を有する Ge は、Si に比べて格段に酸素八面体の B サイトに対する置換能が高いためである。これは、Ge が酸素八面体の B サイトに入ると、それに応じて酸素八面体の格子全体が縮むか、あるいは歪むために、Si も B サイトでの置換がしやすいことによる。このように、Si と Ge を同時に用いることにより、Ge だけの場合に比べて酸素八面体中への共有結合性の導入をより充分に行うことができ、常誘電体の触媒機能をさらに高めることができる。

この強誘電体メモリ装置においては、さらに以下の態様のいずれかを有することができる。

- (A) 前記強誘電体膜は、強誘電体材料と、該強誘電体よりも比誘電率の小さな、シリケート及びゲルマネートの少なくとも一方からなる常誘電体材料と、を含む混合材料を用いることができる。この態様の利点は既に述べたので記載しない。
- (B) 前記常誘電体材料は、CaSiO₃、BaSiO₃、PbSiO₃、ZnSiO₃、MgSiO₃、B₂SiO₅、Al₂SiO₅、Y₂SiO₅、La₂SiO₅、Cr₂SiO₅、Bi₂SiO₅、Ga₂SiO₅、ZrSiO₄、TiSiO₄、HfSiO₄、NbSiO₄、MoSiO₅、WSiO₅、V₂SiO₇ からなる群から選択される 1 種以上の酸素四面体構造を有する層状化合物、及び

CaGeO₃、BaGeO₃、PbGeO₃、ZnGeO₃、MgGeO₃、B₂GeO₅、Al₂GeO₅、 Y₂GeO₅、La₂GeO₅、Cr₂GeO₅、Bi₂GeO₅、Ga₂GeO₅、ZrGeO₄、TiGeO₄、 HfGeO₄、NbGeO₄、MoGeO₅、WGeO₅、V₂GeO₇からなる群から選択される 1 種以上の酸素四面体構造を有する層状化合物の少なくとも1種を含むことができる。

(C) 前記強誘電体材料に対する前記常誘電体材料の割合は、モル比で 0.1≦常誘電体材料/強誘電体材料≦9 とすることができる。前記割合をこの範囲とすることで、例えば層状ペロブスカイト系強誘電体のヒステリシス特性、インプリント及びリテンション特性、耐水素性などを高めることができる。また、前記割合を選択することで、強誘電体膜の状態、例えば固溶状態や層構造を制御できる。

例えば、前記割合を、モル比で 0.1≦常誘電体材料/強誘電体材料≦1 とすると、 強誘電体と常誘電体とが固溶体を形成する。また、例えば、前記割合を、モル比 で 1<常誘電体材料/強誘電体材料≦9 とすると、強誘電体と常誘電体との固溶 体と、柱状の常誘電体相とが共存する状態の強誘電体膜を得ることができる。

次に、本実施の形態をさらに詳細に説明する。

1. 強誘電体メモリ装置のキャパシタ

図1は、本実施の形態の強誘電体メモリ装置における、強誘電体キャパシタを示した図である。図1において、101は強誘電体相と常誘電体相とが混在する強誘電体膜(以下、これを「混相薄膜」ともいう)、102は第1電極、103は第2電極である。混相薄膜101は、例えば、PZTあるいはSBTよりなる強誘電体相と、ABO_x系酸化物あるいはBO_x系酸化物よりなる常誘電体相から構成される。第1電極102及び第2電極103は、Pt、Ir、Ru等の貴金属単体または前記貴金属を主体とした複合材料よりなる。第1電極に強誘電体の元素が拡散すると電極と強誘電体膜との界面部に組成ずれを起こしヒステリシスの角型性が低下するため、第1電極には強誘電体の元素が拡散しない緻密性が要求される。第1電極の緻密性を上げるために、質量の重いガスでスパッタ成膜する方法、Y、La等の酸化物を貴金属電極中に分散させる等の方法がとられる。なお、図1においては、基板やその他の強誘電体メモリ装置の構成要素(MOSトランジスタ等)を省略している。これらの構成要素については後述する。

次に、混相薄膜101の成膜方法の一例を述べる。

第1の原料液は、強誘電体相の構成金属元素の、金属化合物または金属無機化合物を溶媒に溶解した溶液である。第2の原料液は、 ABO_x 系酸化物または BO_x 系酸化物の構成金属元素の、金属化合物または金属無機化合物を溶媒に溶解した溶液である。これらの第1の原料液と第2の原料液を混合してセラミックス原料液を形成する。第1の原料液と第2の原料液との混合体積比は、100:400~100:900である。

これらの混合液を図5に示したフローチャートに従い成膜する。具体的には、 前処理加熱工程、溶液塗布工程、乾燥熱処理工程、脱脂熱処理工程および仮焼結 工程の一連の工程を所望の回数行い、最後に焼成して強誘電体膜を形成する。条

図2は、本実施の形態で用いられる強誘電体キャパシタのP(分極)-V(電圧)ヒステリシス曲線を模式的に示した図である。この強誘電体キャパシタにおいては、電圧+Vs印加時に分極量P(+Vs)を有し、その後電圧0にした時分極量Prとなり、更に電圧-1/3Vsとした時分極量P(-1/3Vs)となり、電圧-Vsとした時分極量P(-Vs)となり、再び電圧0とした時分極量-Prとなり、更に電圧+1/3Vsとした時分極量P(+1/3Vs)となり、再び電圧+Vsとした時分極量は再びP(+1/3Vs)となり、再び電圧+Vsとした時分極量は再びP(+1/3Vs)に戻るようなヒステリシス曲線を描く。

ここで、本願発明者は、本実施の形態で用いられる強誘電体キャパシタにおいて、以下のことを見いだした。すなわち、一旦電圧Vsを印加して分極量P(+Vs)にした後、-1/3Vsの電圧を印加し、さらに印加電圧を0とした時、ヒステリシスループは図 2 中矢印に示す軌跡をたどり、分極量は安定な値P(0)を持つ。また、一旦電圧Vsを印加して分極量P(-Vs)にした後、+1/3Vsの電圧を印加し、さらに印加電圧を0とした時、ヒステリシスループは図 2 中矢印に示す軌跡をたどり、分極量は安定な値P(0)(1)を持つ。

この分極量P0 (0) と分極量P0 (1) の差が充分にとれていれば、前記特開平9-116107号公報等に開示されている駆動法により単純マトリクス型強誘電体メモリ装置を動作させることが可能である。

上記強誘電体キャパシタによれば、結晶化温度の低温化、ヒステリシスの角型性の向上、Pr の向上が図れる。かかる強誘電体キャパシタを有する単純マトリ

クス型の強誘電体メモリ装置は駆動が可能である。また強誘電体キャパシタのヒステリシスにおける角型性の向上は、単純マトリクス型の強誘電体メモリ装置の駆動にとって重要なディスターブの安定性に顕著な効果がある。単純マトリクス型強誘電体メモリ装置においては、書き込み、読み出しを行わないセルにも ± 1 /3 V ± 1 の電圧がかかるため、この電圧で分極が変化しないこと、いわゆるディスターブ特性が安定である必要がある。本願発明者は、一般的なSBTでは分極の安定した状態から分極を反転させる方向に 1/3 V ± 1 0 \pm

次に、原料をミスト化して成膜する所謂LSMCD法による成膜について述べる。図6はそのための装置200を模式的に示した断面図である。

第1の原料210は、噴霧器230によりメッシュ240に送られる。メッシュ240を通過した第1原料は、ミスト250となり、基体10の上に供給される。また第2の原料220も、噴霧器232、メッシュ240を通りミスト250となり基体10に供給される。第1の原料、第2の原料を同時に供給した時の堆積状態を模式的に図7(平面図)に示す。堆積された原料の膜は、原料210からのミスト210aと、原料220からのミスト220aとから成る。以後の熱処理は、前述した条件と同じにすることができる。LSMCD法は強誘電体原料と常誘電体原料を膜の面方向に分散させた状態を容易に作ることができる。

図8は、結晶化後の強誘電体相と常誘電体相とが含まれる混相薄膜を模式的に示した断面図である。図8では、膜の厚さ方向には強誘電体相42が継続的に形成され、面方向に強誘電体相42が常誘電体相52により遮断され分散されている状態の膜を模式的に示している。この方法によっても良好なヒステリシス特性を有する強誘電体キャパシタが得られる。スピンコート法では面方向に強誘電体相と常誘電体相を明瞭に分散させるには常誘電体材料の割合を多くする必要が有る。この手法による90°ドメイン発生の抑制効果は、強誘電体相に圧縮応力を加えるメカニズムではなく、強誘電体相を面方向に常誘電体により遮断し分散させたことによるものが支配的であると考えられる。

2. 強誘電体メモリ装置

図3A, Bは、本実施の形態における、単純マトリクス型の強誘電体メモリ装置の構成を示した図である。図3Aはその平面図、図3Bは図3AのA-A線に沿った断面図である。図3Aにおいて、符号301乃至303は基板308上に所定の数配列されたワード線であり、符号304乃至306は所定の数配列されたビット線である。ワード線301乃至306とビット線304乃至306との間に、強誘電体相と常誘電体相とが混在する強誘電体膜307が挿入され、ワード線とビット線の交差領域に強誘電体キャパシタが形成される。

この単純マトリクスにより構成されるメモリセルを配列した強誘電体メモリ装置において、ワード線とビット線の交差領域に形成される強誘電体キャパシタへの書き込みと読み出しは、図示しない周辺の駆動回路や読み出し用の増幅回路等(これらを「周辺回路」と称す)により行う。この周辺回路は、メモリセルアレイと別の基板上にMOSトランジスタにより形成して、ワード線及びビット線に接続するようにしてもよいし、あるいは基板308に単結晶シリコン基板を用いることにより、周辺回路をメモリセルアレイと同一基板上に集積化することも可能である。

図4は、本実施の形態における、メモリセルアレイが周辺回路と共に同一基板上に集積化されている強誘電体メモリ装置の一例を示す断面図である。同図において、単結晶シリコン基板401上にMOSトランジスタ402が形成され、このトランジスタ形成領域が周辺回路部となる。MOSトランジスタ402は、単結晶シリコン基板401、ソース・ドレイン領域405、ゲート絶縁膜403、ゲート電極404により構成される。406は素子分離用酸化膜、407は第1の層間絶縁膜、408は第1の配線層である。409は第2の層間絶縁膜、410は強誘電体キャパシタの下部電極(第1電極または第2電極)であり、これがワード線またはビット線となる。411は強誘電体膜であり、412は強誘電体膜の上に形成された上部電極(第2電極または第1電極)であり、これがビット線またはワード線となる。

下部電極410と、強誘電体相と常誘電体相とを含む強誘電体膜411と、上部電極412とにより、メモリセルアレイが構成される。413は第3の層間絶縁膜であり、414は第2の配線層である。第2の配線層414により、メモリ

セルアレイと周辺回路部が接続される。415は保護膜である。以上の構成の強誘電体メモリ装置では、メモリセルアレイと周辺回路部は同一基板上に集積することができる。なお、図4の場合、周辺回路部上にメモリセルアレイが形成されている構成であるが、もちろん、周辺回路部上にメモリセルアレイが配置されず、メモリセルアレイは周辺回路部と平面的に接しているような構成としてもよい。

本実施の形態で用いられる強誘電体キャパシタは、ヒステリシスの角形性が非常に良く、安定なディスターブ特性を有する。さらに、この強誘電体キャパシタは、プロセス温度の低温化により周辺回路等や他の素子へのダメージが少なく、またプロセスダメージ(特に水素の還元)が少ないので、ダメージによるヒステリシスの劣化を抑えることができる。したがって、かかる強誘電体キャパシタを用いることで、単純マトリクス型強誘電体メモリ装置の駆動が可能になる。

3. 実施例

以下、実施例によって本発明をさらに具体的に説明する。

(実施例1)

一方、常誘電体を生成するための第2の原料液は次の様にして得た。2-エチルヘキサン酸ビスマスの0.1mo1/1のトルエン溶液1500m1、シリコンエトキシドの<math>0.1mo1/1のトルエン溶液750m1、及び2-エチルヘキサン100 gを混合し混合液を調製した。この混合液を、窒素雰囲気下、120 Cで1時間加熱還流し、溶媒を常圧留去した。これに、 $Bi_2Si_1O_5$ としての酸化物濃度が0.1mo1/1になるようにトルエンを加え、第2の原料液を

得た。

得られた第1の原料液と第2の原料液を混合して、混合体積比の違う5種類の混合液を得た。混合液の比率は、100:50、100:40、100:30、100:20及び100:900である。

これらの混合液を図5に示したフローチャートに従いそれぞれ成膜した。前処理加熱工程、溶液塗布工程、乾燥熱処理工程および仮焼結工程の一連の工程を2回行い、最後に焼成してキャパシタを形成した。具体的な条件を以下に示す。前処理加熱工程は180℃で30秒行った。混合液の塗布は、白金電極上にスピンコーター(3000 r p m)で、30秒間行った。乾燥熱処理は、窒素雰囲気下、160℃で1分間行った。仮焼結は RTA を用い、酸素雰囲気下、250~280℃で30秒行った。焼結は RTA を用い、酸素雰囲気下、250~2800℃で300秒行った。焼結は RTA を用い、酸素雰囲気下、600~700℃で600分行った。焼結後の強誘電体膜の膜厚は50 n m であった。次に、白金電極をスパッタにより形成した後に、3気圧の酸素と500 n m であった。次に、白金電極をスパッタにより形成した後に、50 気圧の酸素と500 n m であった。次に、白金電極をスパッタにより形成した後に、50 気圧の酸素と500 n m であった。次に、白金電極をスパッタにより形成した後に、50 気圧の酸素と500 n m であった。次に、白金電極をスパッタにより形成した後に、50 気圧の酸素と500 n m であった。

(実施例2)

本実施例では、Bi 系強誘電体材料の $Bi_4Ti_3O_{12}(BIT)$ と常誘電体とが混在した材料 である $Bi_4W_{0.1}V_{0.2}Si_{0.1}Ge_{0.1}Ti_{2.5}O_{12}$ (BWVSGT1) と、 $Bi_4W_{0.2}V_{0.4}Si_{0.2}Ge_{0.2}Ti_2O_{12}$ (BWVSGT2) とを用いて、白金電極上にスピンコート法で成膜を行った。

本実施例によるゾルゲル溶液合成手順を示す。 $Bi_4(W,V,Si,Ge,Ti)_3O_{12}$ 強誘電体形成用ゾルゲル溶液は、 $Bi_4Ti_3O_{12}(BIT)$ 形成用ゾルゲル溶液と、 $WSiO_5(WSO)$ 及び $V_2GeO_7(VGO)$ 形成用ゾルゲル溶液を混合して作製した。WSO 及び VGO は層状触媒酸化物として公知の材料である。

BIT ゾルゲル溶液 1mol に対し、WSO 及び VGO をそれぞれ 0.1mol 添加した ものが BWVSGT1 形成用ゾルゲル溶液であり、BIT ゾルゲル溶液 1mol に対し 、WSO 及び VGO をそれぞれ 0.2mol 添加したものが BWVSGT2 形成用ゾルゲ ル溶液である。

基板には Pt 被覆 Si 基板を用い、上記手順で作製した本発明による強誘電体

形成用ゾルゲル溶液を用いて以下の成膜条件により、それぞれ膜厚 100nm の薄膜を作製した。結晶化は 550 $^{\circ}$ $^{\circ}$ で、それぞれ 1atm 酸素中で 20 分間行った。

強誘電体膜形成条件;

- (a) スピンコート (500rpm 5sec → 4000rpm 20sec)
- (b) 乾燥 (150° 2min in air)
- (c) 仮焼成 (400° 5min in air)
- (d) 焼成 (結晶化) (550℃ 20min、RTA in O₂ at 1atm)
- (a), (b), (c) の工程を順次4回繰り返した後、工程(d)を行った。このようにして得られた各強誘電体膜の XRD パターンは図10に示すようになった。図中に示したように、BWVSGT1 及び BWVSGT2 のどちらも(117)単一配向膜であることが分かる。

次に Pt 上部電極を形成し、強誘電体キャパシタをそれぞれ作製し、強誘電特性の評価を行った。

D-E ヒステリシス特性を評価したところ、図11に示したように、BWVSGT1、BWVSGT2 共に本発明の強誘電体メモリ装置に最適の良好な角型性を示した。分極値はそれぞれ、BWVSGT1 が $Pr=18\,\mu\,C/cm^2$ 、BWVSGT2 が $Pr=10\,\mu\,C/cm^2$ の値を有していた。

なお、BIT の B サイト Ti を 1 以上置換した場合、極端に Pr が小さくなり、本発明の強誘電体メモリ装置には適用が難しいことが分かった。

(実施例3)

本実施例は Pb 系の強誘電体材料に関する。

本実施例では、 $Pb_{1.1}Zr_{0.1}Ti_{0.8}Si_{0.1}O_3$ (PZTS1) と、 $Pb_{1.1}Zr_{0.7}Ti_{0.2}Si_{0.1}O_3$ (PZTS2) とを用いて、白金電極上にスピンコート法で成膜を行った。本実施例によるゾルゲル溶液合成手順を示す。強誘電体材料は $PbZrTiO_3$ (PZT)強誘電体形成用ゾルゲル溶液と $PbSiO_3$ (PSO)形成用ゾルゲル溶液を混合して作製した。

まず初めに、Pb の過剰添加量が 0,5,10,20%である PZT ゾルゲル溶液 1mol に対し、PSO を 0.01mol 添加したものを用いて薄膜形成を行った。基板には Pt 被覆 Si 基板を用い、上記手順で作製した強誘電体形成用ゾルゲル溶液を用いて以下の成膜条件により、それぞれ膜厚 100nm の薄膜を作製した。結晶化は 425 $\mathbb C$

で、それぞれ 1atm 酸素中で 10 分間行った。

強誘電体膜形成条件;

- (a) スピンコート (500rpm 5sec → 4000rpm 20sec)
- (b) 乾燥 (150°C 2min in air)
- (c) 仮焼成 (250° 5min in air)
- (d) 焼成 (結晶化) (425℃ 10min、RTA in O₂ at 1atm)
- (a),(b),(c)工程を順次4回繰り返した後、工程(d)を行った。このようにして得られたキャパシタは、図12のような XRD パターンが得られた。Pb の過剰添加量が 5%のとき、最大の結晶性を示した。従来から、Pb は蒸気圧が高く揮発しやすいため、それを補うために 20%程度の過剰 Pb 成分が溶液中に予め添加されているのが普通であるが、PSO を 0.01mol 添加したものを用いた本実施例の場合、PZT ゾルゲル溶液の Pb 過剰添加量が 5%程度で十分であることが示された。このことは、本実施例で添加した PZO が、何らかの働きで、PZT ゾルゲル溶液中の過剰 Pb 成分の揮発を防止していると共に、PSO 中の Pb は、単なる過剰 Pb 成分として働いているのではないことを示している。

(実施例4)

実施例 3 の結果から 5%過剰 Pb 成分を添加した PZT ゾルゲル溶液 1mol に対し、PSO を 0.1mol 添加したものを PZTS 形成用ゾルゲル溶液として用い、PZTS 薄膜形成を試みた。実際には、前述の PZTS1 及び PZTS2 薄膜の形成を行った。

PZT は反強誘電体 $PbZrO_3$ と強誘電体 $PbTiO_3$ の固溶体であり、それぞれがほぼ 1:1 で混合された $PbZr_{0.52}Ti_{0.48}O_3$ を境界にして、結晶系が異なることが知られている。Ti を多く含む場合、正方晶構造を取り、Zr を多く含む場合、稜面体晶を取ることが知られている。そこで本実施例では、正方晶構造を取る PZTS1 と、稜面体晶を取る PZTS2 の両方の薄膜形成を試みた。

基板には Pt 被覆 Si 基板を用い、前述の薄膜形成条件を用いて、それぞれ膜厚 100nm の薄膜を作製した。結晶化は 425 $\mathbb C$ 、1atm 酸素中で 10 分間行った。ただし、PZTS2 薄膜形成に際して、各仮焼成工程の後に、波長 254nm の UV ランプを用いて紫外線を各 10 分間照射した。

次に Pt 上部電極を形成した後、9.9atm の O₂ 雰囲気中で 30 分間の加圧アニールを行い、強誘電体キャパシタをそれぞれ作製し、強誘電特性の評価を行った

D-E ヒステリシス特性を評価したところ、図14に示したように、PZTS1、PZTS2 共に本発明の強誘電体メモリ装置に最適の良好な角型性を示した。分極値はそれぞれ、PZTS1 が $Pr=45\,\mu$ C/cm²、PZTS2 が $Pr=30\,\mu$ C/cm² の値を有していた。

両者の膜疲労特性を評価したところ、図15に示したように、どちらも良好な疲労特性を示した。従来、Pt 電極に挟まれた PZT 薄膜は、疲労特性が劣ることが知られているが、本発明の PSO を添加した PZT 薄膜は、膜疲労が見られず、電極材料として加工が困難な Ir あるいは IrO2 のような、酸化物電極を選択する必要がなく、この点からも本発明の有効性が証明されている。

(実施例5)

本実施例は、Pb 系の強誘電体に関する。 $La_2SiO_5(LSO)$ 、PbGeO $_3(PSO)$ 、NbSiO $_4(NSO)$ 、CaGeO $_3(CSO)$ 及び $SrSiO_3(SSO)$ 形成用ゾルゲル溶液を全て 1:1 のモル比で混合したものを、正方晶組成の PZT (Zr/Ti=2/8) 形成用ゾルゲル溶液 に 4 モル% 添 加 した混合ゾルゲル溶液を用いて、 (Pb,La,Nb,Ca,Sr)(Zr,Ti,Si,Ge)O $_3(PLNCSZTSG)$ 薄膜を形成した。上記手順で作製した強誘電体形成用ゾルゲル溶液を用いて以下の成膜条件により、膜厚100nm の薄膜を作製した。結晶化は 425℃で、それぞれ 1atm 酸素中で 10 分間行った。

強誘電体膜形成条件;

- (a) スピンコート ($500 \mathrm{rpm}$ $5 \mathrm{sec} \rightarrow 4000 \mathrm{rpm}$ $20 \mathrm{sec}$)
- (b) 乾燥 (150℃ 2min in air)
- (c) 仮焼成 (250℃ 5min in air)

- (d) 焼成 (結晶化) (500℃ 10min、RTA in O₂ at 1atm)
- (a), (b), (c) の工程を順次4回繰り返した後、工程(d) を行う。次に Pt 上部電極を形成した後、1atm の酸素雰囲気中で 500 \mathbb{C} 、10 分間のアニール を行い、強誘電体キャパシタを作製し、強誘電特性の評価を行った。

D-E ヒステリシス特性を評価したところ、図16に示したように、本発明の 強誘電体メモリ装置に最適の良好な角型性を示した。分極値は、 $Pr=45\,\mu\,C/cm^2$ の値を有していた。

両者のインプリント特性及びデータ保持特性を図17の条件下で評価した。具体的には、インプリント、リテンション共に ± 2 V、6 6 H z の三角波を一周期 (+2 V $\rightarrow -2$ V)だけ印加し、1回だけ分極反転を行った後(すなわち-2 V でデータを書き込んだ状態)、インプリント評価の場合、-2 V、5 0 k H z の矩形波を任意時間印加する。リテンション評価の場合、例えばホットプレート上で150 $\mathbb C$ 、任意時間の保持を行う。この後、それぞれ書き込みと同一条件で読み出しを行う。

その結果、図18に示したように、良好なインプリント特性及びリテンション特性を示した。図18において、実線はテスト前の特性を示し、破線はテスト後の特性を示す。図18から、テスト前後のヒステリシスはほとんど変化していないことが確認された。

PZT 中に添加した $La_2SiO_5(LSO)$ 、 $PbSiO_3(PSO)$ 、 $NbSiO_4(NSO)$ 、 $CaGeO_3(CSO)$ 及び $SrSiO_3(SSO)$ 形成用ゾルゲル溶液の内、SSO は触媒物質としては存在しないものであるが、それ以外の LSO、PSO、NSO 及び CSO は触媒物質の作用で PZT 中に容易に添加され、良好な強誘電特性が得られたと考えられた。

また、PSO には過剰 Pb 量を減少させる働きがあることは前述の通りだが、A サイト置換元素として用いた La は PZT の疲労特性を改善し、Nb は SBT 等の角型性を改善し、Ca 及び Sr は、インプリント特性を改善することが知られており、通常は PZT へ数%添加して用いられる。また B サイト置換元素としては、Si 及び Ge を用いており、両者は PZT 構成元素の共有結合性を高め、耐還元性を向上させる。

ところで、常誘電体を添加剤として用いることは、一般的に、常誘電体の添加分だけ PZT が化学量論組成からずれることを意味しており、このことは諸特性が改善されても、PZT が持つ、優れた強誘電特性を全て引き出すことは困難である。本実施例では、混合した全ての溶液を化学量論組成で用いることにより、この点を解決でき、上述のようなきわめて良好な特性が得られた。

また Si と Ge を同時に用いることで、加圧することなしに、良好な特性が得られた。更に得られた強誘電体キャパシタを 9.9atm の O_2 雰囲気中で 30 分間の加圧アニールを行ったところ、図1 9 に示したように大幅なリーク電流の低減が確認された。

(実施例6)

本実施例では、Bi 系層状ペロブスカイト強誘電体薄膜材料 $Bi_4Ti_3O_{12}(BIT)$ 1 モルに対して、 $Bi_2SiO_5(BSO)$ を R (BIT に対する BSO のモル)を 0.1 から 9 まで変化させた際の特性変化について検討を行った。膜厚は 100nm 一定として、結晶化温度を 600 $^{\circ}$ とし、9.9 気圧酸素中で 500 $^{\circ}$ 加圧アニールを 3 時間施した後、D-E ヒステリシス特性を評価した。尚、薄膜形成は以下の手順で行った。

強誘電体薄膜形成条件;

- (a) スピンコート (500rpm 5sec → 4000rpm 20sec)
- (b) 乾燥 (150° 2min in air)
- (c) 仮焼成 (400° 5min in air)
- (d) 焼成 (結晶化) (600℃ 20min、RTA in O2 at 1atm)
- (e) ポストアニール(500℃ 180min、High Pressure Anneal in O₂ at 9.9atm)
- (a), (b), (c) の工程を順次4回繰り返した後、工程(d), (e) を行った。このようにして得られたキャパシタは、 $0.1 \le R \le 1$ の範囲では、XRD パターン上には、BSO のピークは観察されず、かつ得られた強誘電体は強い(111)配向性を示した。また D-E ヒステリシス特性評価においては R=0.1 から 11 までは、図 112 のに示すように、113 の値が増加するに従ってヒステリシス形状が改善した。それと同時に、表面モフォロジーの大幅な改善が見られた。図 114 に 115 に 1

が大幅に減少した。このように本実施例では、強誘電体の初期核発生密度が大幅 に高くなったことが示された。加えて、結晶化温度の低減と、インプリント及び リテンション特性の改善及び耐水素性が改善された。

一方、 $1 < R \le 9$ の範囲では、XRD パターン上には、BIT と BSO のピークが同時に観察され、また、BSO の XRD ピーク強度は R の増加と共に増大した。また、図 2 2 に示すように、D-E ヒステリシス特性評価においては、R が 1 を越えると残留分極 Pr の値が減少し、R の増加と共に減少した。しかしながら、ヒステリシス形状は角型性が良好なまま Pr のみ減少した。

ここで、ヒステリシス曲線の詳細について図23を用いて説明する。図23に示したように、強誘電体のヒステリシス曲線は、分極による点線部分と電界に対する傾き(比誘電率)を示す実線部分から成り立っている。ヒステリシス曲線が良好な角型を有するためには、分極反転が瞬時に起こり、かつ比誘電率が小さいことが重要であることが分かる。また、発明者らは、これを達成するために、比誘電率が異なる材料を混合する方法が、比誘電率を小さくするのに寄与すること、及び、大きな比誘電率を有する強誘電体中に比誘電率が30と小さなシリケート材料及びゲルマネート材料を混合することが特に有効であることを発見した。これにより、従来650℃程度であった結晶化温度を600℃程度まで低温化することができ、またインプリント及びリテンション特性の改善及び耐水素性が改善された。

すなわち、 $0.1 \le R \le 1$ の範囲では、BSO と BIT が固溶体を形成する。つまり BSO 中の Si が、BIT 中の酸素八面体の B サイト置換に作用する。しかしなが ら、R が 1 を越えると、膜中には BSO が BIT よりも過剰となり、過剰となった BSO は BSO-BIT 固溶体と共存する。この際に、得られたヒステリシスは角型 良好のままであるため、両者は、上下電極に挟まれた柱状構造で存在しており、 R が大きくなると、BSO-BIT 柱密度に対して BSO 柱密度が大きくなるために、 Pr が減少する効果があった。

このことは、図24の断面 TEM 写真からも明らかである。R=1の時、BSOBIT 柱の平均径は $10\,\mathrm{nm}$ であった。R=9 を越えると D-E ヒステリシスは確認できなかった。すなわち、この時には、本発明の柱状構造が成立しなくなったもの

と考えられる。

さらに、上記 R=1の場合の BLST キャパシタに対して、耐還元性について検討を行った。すなわち、3%水素を含む窒素中で 400℃、30 分間のアニールを施したところ、図25に示すようにほとんど変化は見られなかった。本来、強誘電体結晶はイオン結合性が強いため、水素イオンに簡単に還元されてしまうことが知られている。しかしながら、Si、Ge といった共有結合性に富む元素が、強誘電体結晶中に入り込むことで、耐還元性が著しく向上した。

以上のように、本発明による強誘電体薄膜は、低温結晶性シリケート或いはゲルマネートの触媒効果により結晶化温度が低減する効果が見られた。また、この効果は Si (シリケート) だけでも効果大であるが、イオン半径の大きな、つまり強誘電体の酸素八面体の B サイトを置換しやすい、Ge と同時に使うことはさらに有効である。

請 求 の 範 囲

1. 第1電極と、前記第1電極と交差する方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、

前記強誘電体膜は、強誘電体相と常誘電体相とが混在してなる、強誘電体メモリ装置。

2. 請求項1において、

前記強誘電体相は、PZT系強誘電体からなり、

前記常誘電体相は、 ABO_x または BO_x で表される常誘電体からなり、かつ、 BサイトがGe及びSiの少なくとも1種からなる、強誘電体メモリ装置。

3. 請求項2において、

前記 ABO_x で表される常誘電体は、AサイトがPb、Hf、Zr、V及びWから選択される少なくとも1種からなる、強誘電体メモリ装置。

4. 請求項1において、

前記強誘電体相は、層状ペロブスカイト系強誘電体からなり、

前記常誘電体相は、 ABO_x または BO_x で表される常誘電体からなり、かつ、BサイトがGe及びSiから選択される少なくとも1種からなる、強誘電体メモリ装置。

5. 請求項4において、

前記 ABO_x で表される常誘電体は、AサイトがBi、Hf、Zr、V及びWから選択される少なくとも1種からなる、強誘電体メモリ装置。

6. 請求項2または4において、

前記 ABO_x で表される常誘電体は、AサイトがCa、Sr、Ln (Lnはランタノイドの略称であり、Ln:La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Lu)、Nb、Mn及びPbから選択される少なくとも 1 種からなる、強誘電体メモリ装置。

7. 請求項2または3において、

前記PZT系強誘電体は、(111)優先配向の正方晶構造である、強誘電体 メモリ装置。

8. 請求項2または3において、

前記PZT系強誘電体は、(100)優先配向の稜面体晶構造である、強誘電体メモリ装置。

9. 請求項4ないし6のいずれかにおいて、

前記層状ペロブスカイト系強誘電体は、(115)優先配向のSBTである、 強誘電体メモリ装置。

10.請求項4ないし6のいずれかにおいて、

前記層状ペロブスカイト系強誘電体は、(117)優先配向のBITである、 強誘電体メモリ装置。

11.請求項2または4において、

前記常誘電体の材料は、前記強誘電体よりも比誘電率の小さな、シリケート及びゲルマネートの少なくとも一方を含む、強誘電体メモリ装置。

12. 請求項2または4において、

前記強誘電体の材料Aに対する前記常誘電体の材料Bの割合は、モル比で 0.1≦材料B/材料A≦9である、強誘電体メモリ装置。

13.請求項12において、

前記強誘電体の材料Aに対する前記常誘電体の材料Bの割合は、モル比で 0.1≦材料B/材料A≦1である、強誘電体メモリ装置。

14. 請求項12において、

前記強誘電体の材料Aに対する前記常誘電体の材料Bの割合は、モル比で 1 <材料B/材料A≦9である、強誘電体メモリ装置。

15. 請求項1において、

前記強誘電体相は、タングステンブロンズ系強誘電体からなり、

前記常誘電体相は、 ABO_x または BO_x で表される常誘電体からなり、かつ、 BサイトがGe及びSiの少なくとも1種からなる、強誘電体メモリ装置。

16. 第1の原料液と第2の原料液とを含むセラミックス原料液を結晶化する工程を含み、前記第1の原料液は、強誘電体相を生成するための原料液であり、前

記第2の原料液は、常誘電体相を生成するための原料液である、請求項1ないし 15に記載の強誘電体メモリ装置の製造方法。

17. 請求項16において、

前記第1の原料液は、PZT系強誘電体を生成するための原料液であり、

前記第2の原料液は、BサイトがGe及びSiの少なくとも1種からなる、ABO_xまたは BO_x で表される常誘電体を生成するための原料液である、強誘電体メモリ装置の製造方法。

18. 請求項16において、

前記第1の原料液は、層状ペロブスカイト系強誘電体を生成するための原料液であり、

前記第2の原料液は、BサイトがGe及びSiの少なくとも1種からなる、ABO_xまたは BO_x で表される常誘電体を生成するための原料液である、強誘電体メモリ装置の製造方法。

19. 請求項16ないし18のいずれかにおいて、

前記セラミックス原料液は、前記第1の原料液と前記第2の原料液とを、液状態で、100:400ないし100:900の比率で混合して形成される、強誘電体メモリ装置の製造方法。

20. 請求項16ないし18のいずれかにおいて、

前記第1の原料液と前記第2の原料液とは、ミスト状態で塗布される、強誘電体メモリ装置の製造方法。

21. 請求項16ないし18のいずれかにおいて、

第1電極上に前記セラミックス原料液を塗布した後、ラビットサーマルアニー ルによって該セラミックス原料液を結晶化して強誘電体膜を形成し、

前記強誘電体膜上に第2電極を形成し、

酸素を含む加圧雰囲気下でアニールを行うことを含む、強誘電体メモリ装置の 製造方法。

22. 請求項16ないし18のいずれかにおいて、

前記セラミックス原料液を結晶化させる際に、紫外線を照射する、強誘電体メモリ装置の製造方法。

23.第1電極と、前記第1電極と交差する方向に配列された第2電極と、少なくとも前記第1電極と前記第2電極との交差領域に配置された強誘電体膜と、を含み、前記第1電極、前記強誘電体膜及び前記第2電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリ装置であって、

前記強誘電体膜は、Si 及び Ge の少なくとも一方を含む、強誘電体メモリ装置。 24. 請求項23において、

前記強誘電体膜は、強誘電体材料と常誘電体材料とを含む混合材料を用いる、 強誘電体メモリ装置。

25.請求項24において、

前記常誘電体材料は、強誘電体よりも比誘電率の小さな、シリケート及びゲルマネートの少なくとも一方を含む、強誘電体メモリ装置。

26.請求項24において、

前記常誘電体材料は、CaSiO₃、BaSiO₃、PbSiO₃、ZnSiO₃、MgSiO₃、B₂SiO₅、Al₂SiO₅、Y₂SiO₅、La₂SiO₅、Cr₂SiO₅、Bi₂SiO₅、Ga₂SiO₅、ZrSiO₄、TiSiO₄、HfSiO₄、NbSiO₄、MoSiO₅、WSiO₅、V₂SiO₇ からなる群から選択される 1 種以上の酸素四面体構造を有する層状化合物、及び

CaGeO₃、BaGeO₃、PbGeO₃、ZnGeO₃、MgGeO₃、B₂GeO₅、Al₂GeO₅、Y₂GeO₅、La₂GeO₅、Cr₂GeO₅、Bi₂GeO₅、Ga₂GeO₅、ZrGeO₄、TiGeO₄、HfGeO₄、NbGeO₄、MoGeO₅、WGeO₅、V₂GeO₇からなる群から選択される 1種以上の酸素四面体構造を有する層状化合物の少なくとも1種を含む、強誘電体メモリ装置。

27. 請求項24ないし26のいずれかにおいて、

前記強誘電体材料に対する前記常誘電体材料の割合は、モル比で 0.1≦常誘電体材料/強誘電体材料≦9である、強誘電体メモリ装置。

28.請求項27において、

前記強誘電体材料に対する前記常誘電体材料の割合は、モル比で 0.1≦常誘電体材料/強誘電体材料≦1である、強誘電体メモリ装置。

29.請求項27において、

前記強誘電体材料に対する前記常誘電体材料の割合は、モル比で 1<常誘電

体材料/強誘電体材料≦9である、強誘電体メモリ装置。

FIG. 1




FIG. 2




FIG. 3A





FIG. 3B






FIG. 4

FIG. 5




FIG. 6




FIG. 7






FIG. 8





-1G.






FIG. 1(





PbSiO3**添加量:**1%



-IG. 1

12/23










FIG. 18











FIG. 18





WO 03/023858 PCT/JP02/09032

19/23




FIG. 2





FIG. 22



(μC√cm²) 動極代留級

 $10 \mathrm{nm}$





FIG. 23

WO 03/023858 PCT/JP02/09032

23/23

FIG. 24



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/09032

	IFICATION OF SUBJECT MATTER C1 ⁷ H01L27/105				
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L27/105, C01B13/14, C01G29/00					
Jitsu Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
Х	EP 1039525 A1 (HITACHI LTD.) 27 September, 2000 (27.09.00) Page 5, column 7, line 1 to p line 41; Claims 1 to 19 & WO 99/25014 A1	,	1-29		
х	JP 8-340086 A (Sharp Corp.), 24 December, 1996 (24.12.96), Page 4, column 6, line 46 to line 14; page 7, column 12, l (Family: none)	page 6, column 9,	1		
Х	2001 nen (Heisei 13 nen), Shu Butsurigaku Kankei Rengo Koen 28 March, 2001 (28.03.01), pa 28a-ZX-1	nkai Koen Yokoshu,	1		
	er documents are listed in the continuation of Box C.	See patent family annex.			
"A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search priority date and not in understand the principl document of particular considered novel or car step when the documen "Y" document of particular considered to involve a combined with one or combined with one or combined with one or document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search			relevance; the claimed invention cannot be a inventive step when the document is store other such documents, such ous to a person skilled in the art e same patent family		
		Authorized officer			
Japanese Patent Office		Telephone No.	·		

Form PCT/ISA/210 (second sheet) (July 1998)

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Category* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. X WANG X. et al., Structural and Electrical Properties of Ferroelectric Pb(Zr_{1-x}Ti_x)O₃-SiO₂ Glass-Ceramic Thin Films Derived by the Sol-Gel Method. In: Japanese Journal of Applied Physics, Vol.40, Part 1, No.3A (2001. 03), pages 1401 to 1407, Full text JP 2001-181034 A (TDK Kabushiki Kaisha), 1 - 29Α 03 July, 2001 (03.07.01), Claim 1; page 5, column 7, line 30 to page 5, column 8, line 27 (Family: none) 16-22 US 6194228 B1 (FUJITSU LTD.), Α 27 February, 2001 (27.02.01), Column 3, line 60 to column 5, line 54 & JP 11-195768 A KIJIMA T. et al., Preparation of Bi4Ti3012 Thin 1 - 29Α Film on Si(100) Substrate Using Bi₂SiO₅ Buffer Layer and Its Electric Characterization. In: Japanese Journal of Applied Physics, Vol.37, Part 1, No.9B (1998. 09), pages 5171 to 5173 Full text E,X WO 02/32809 A1 (Sharp Corp.), 1-29 25 April, 2002 (25.04.02), Page 14, line 28 to page 23, line 13; page 27, line 1 to page 30, line 28; Claims 1 to 14 (Family: none) P,X 1-29 WANG X. et al., Sol-Gel Derived Ferroelectric Pb(Zr_{1-x}Ti_x)O₃-SiO₂-B₂O₃ Glass-Ceramic Thin Films Formed at Relatively Low Annealing Temperatures. In: Japanese Journal of Applied Physics, Vol. 40, Part 1, No.9B (2001. 09), pages 5547 to 5550 Full text

国際調査報告

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ H01L 27/105					
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl ⁷ H01L 27/105, C01B 13/14, C01G 29/00					
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2002年 日本国登録実用新案公報 1994-2002年 日本国実用新案登録公報 1996-2002年					
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)					
C. 関連する	ると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	関連する請求の範囲の番号		
X	EP 1039525 A1(HITACH 第5頁第7欄第1行一第8頁第13세 Claims 1 - 19 &WO 99/25014 A1		1-29		
X	JP 8-340086 A (シャー 第4頁第6欄第46行-第6頁第9 第19-30行 (ファミリーなし)	9欄第14行、第7頁第12欄	1		
* C欄の続きにも文献が列挙されている。					
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 09.12.02		国際調査報告の発送日 24.12.02			
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP)		特許庁審査官(権限のある職員) 今井 拓也	4M 9169		
郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		電話番号 03-3581-1101	が 内線 3462		

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
X	2001年(平成13年)春季第48回応用物理学関係連合講演会講演予稿集、2001.03.28、p. 535 28a-ZX-1	1
X	WANG X. et. al. Structural and Electrical Properties of Ferroelectric Pb(Zr₁-xTix)O₃-SiO₂ Glass-Ceramic Thin Films Derived by the Sol-Gel Method. In: Japanese Journal of Applied Physics, Vol. 40, Part1, No3A (2001.03) p. 1401-1407 全文	1
A	JP 2001-181034 A (ティーディーケイ株式会社) 2001.07.03 請求項1、第5頁第7欄第30行-第5頁第8欄第27行 (ファミリーなし)	1-29
A	US 6194228 B1(FUJITSU LIMITED) 2001.02.27 第3欄第60行一第5欄第54行 & JP 11-195768 A	16-22
A	KIJIMA T. et.al. Preparation of Bi4Ti3012 Thin Film on Si(100) Substrate Using Bi₂SiO₅ Buffer Layer and Its Electric Characterization. In: Japanese Journal of Applied Physics, Vol. 37, Part1, No9B(1998.09)p. 5171-5173 全文	1–29
EX	WO 02/32809 A1 (シャープ株式会社) 2002.04.25 第14頁第28行-第23頁第13行、第27頁第1行-第30頁 第28行、請求の範囲1-14 (ファミリーなし)	1–29
РХ	WANG X. et. al. Sol-Gel Derived Ferroelectric Pb(Zr _{1-x} Ti _x)O ₃ - SiO ₂ - B ₂ O ₃ Glass-Ceramic Thin Films Formed at Relatively Low Annealing Temperatures. In: Japanese Journal of Applied Physics, Vol. 40, Part1, No9B (2001.09) p. 5547-5550 全文	1-29